聚焦 AI 参与的电源完整性与信号完整性设计，把封装、互连、板级预算和热约束纳入同一条工程主线。
这个技术专题关注的是：当 AI 不只是被部署在硬件上，而是反过来参与 PI/SI 设计判断时，哪些工作流会先发生变化。
这里优先收录芯粒互连预算、板级约束、功耗热设计排查和系统边界分析这类会直接影响硬件实现路径的内容。
PI/SI Powered by AI 的价值，不在于把仿真界面换成聊天框，而在于能否让设计团队更早发现不可接受的系统约束。
这篇 DesignCon 工作的关键价值在于把芯粒放置-布线建模为分层决策，并通过 SI 感知奖励与后处理压缩，在高吞吐与物理可实现之间建立可迭代闭环。
这篇工作把完整 PDN 阻抗矩阵预测推进到毫秒到秒级，并把潜空间相似检索引入 decap 复用流程，是 PI 设计前段提速的实用信号。
团队在评估芯粒化 AI 平台时，越来越少只谈模块拼接优势，越来越早把板级互连、供电和 bring-up 复杂度拉进同一场评审。
这篇工作把芯粒放置与布线建模成分层 MDP，并用 SI 感知 P2R 专家轨迹训练 GAT 代理，在保持吞吐的同时显著压缩互连长度与布局面积。
这篇工作把 PDN 阻抗预测从单曲线扩展到完整矩阵，并给出了可用于 decap 复用的 latent-space 机制，真正价值在于把 PI 迭代前段变成可实时筛选流程。
一个面向 PCB 互连、via array、PDN 与 SI/PI 机器学习应用的数据入口，适合用来做代理建模、结构对比和 AI 辅助设计验证。